（原标题：芯片制造校园春色小说网，新拐点？）
若是您但愿不错频繁碰头，接待标星储藏哦~
当与可图案化金属（如 Ru）蛊卦使用时，半嵌入（semi-damascene）有望结束 RC、面积、资本和功率扫尾，以提供互连缩放旅途。
1997 年，逻辑和内存芯片后段 (BEOL：back-end-of-line) 中引入了 CU 双大马士革（CU DUALdamascene）集成决策，秀雅着半导体历史上的一个出动点。芯片制造商从减法铝图案化（subtractive Al patterning）转向湿法工艺，如铜电镀和化学机械抛光 (CMP)。这种透顶的转化是为了支吾铝基互连中不休加多的 RC 蔓延，这是电阻电容 (RC) 乘积加多的扫尾。Cu 双大马士革具有资本效益，适用于 BEOL 堆栈的多层，有望结束许多后续逻辑和内存技能。
但几年后，最要津的 BEOL 层内的金属间距将降至 20nm 以下。当这种情况发生时，Cu 双大马士革将失去能源。跟着金属线尺寸的寂静接近 Cu 的电子平均摆脱程，RC 蔓延将急剧加多。此外，Cu 金属化需要樊篱、衬垫和遮掩层，以确保神圣的可靠性并守护 Cu 向外扩散到电介质中。但这些特殊的层脱手摧残总可用线宽的很大一部分，这意味着互连金属自己无法充分运用珍爱的导电面积。这些问题迫使芯片行业计划在考究金属间距下具有更好性能所有这个词的替代金属化决策。
在 2017 年提走运行专利后，imec 于 2020 年向半导体界建议了一种新的金属化见地，并将其定名为“半嵌入”（semi-damascene）。与基于 Al 的金属化同样，半嵌入集成从第一个局部互连金属层的径直图案化（或减法金属化）脱手，因此需要可图案化的金属，举例 W、Mo、Ru 等（图 1）。然后以单嵌入相貌对与下一个互连层一语气的通孔进行图案化：在电介质中蚀刻的孔用金属填充并过度填充 - 这意味着金属千里积连接进行，直到在电介质上变成一层金属。随后对该金属层进行遮盖和蚀刻以变成第二互连层，其线条与第一层正交。
半嵌入的价值主张很有远景。它不错被视为一种双层金属化模块，可能可蔓延到多层——从而具有资本效益。减法蚀刻允许比传统 Cu 互连更高的金属线纵横比 (AR)，从而改善电阻。至于电介质，金属线不错与气隙蛊卦，而不是低 k 电介质瑕玷填充。气隙提供较低的介电常数，从而导致较小的层内电容。除了具有 RC 扫尾外，半嵌入还排斥了金属 CMP 的使用，简化了工艺经由并改善了线高适度。使用难熔金属也有刚正。它们有望在不使用对抗层的情况下使用，从而提供低通孔和线电阻。它们还更耐电迁徙，而况在减小尺寸的情况下总体上比 Cu 提供更低的电阻。
一项有出路的颠覆性技能
自从 imec 引入半嵌入集成以来，多个组织脱手计划访佛的新决策，并通过模拟和实验取得了稳步进展。如今，该决策的第一步，即第一金属层的减法蚀刻，已由多个组织在会议上告捷演示和诠释。实验明晰地标明，在第一个局部互连层顶用减法蚀刻的 Ru 代替 Cu 仍是不错提供绝顶思要的刚正，即使在扫尾的线 AR ~2 下亦然如斯。对于后续几代，AR 不错加多到 3 或 6，然后组合成多个局部金属层。越来越多的研发笔据标明，半嵌入如实是一个有用的选拔，提供了互连缩放旅途。
与此同期，也存在一些疑问。业界目下正在琢磨将第一代半嵌入工艺鼓吹到开发阶段，即履行坐蓐之前的阶段。与任何新技能同样，行业不会一蹴而就。半嵌入集成颠覆了制造 BEOL 的传统技能。它需要新的器具和材料，而且可能有些颓势机制在计划阶段莫得被捕捉到。唯有当该技能简略超越几代技能时，这种投资才故真理。天然第一步唯有一层金属层仍是得到充分纪录，但两层以致多层集成决策的履行——不错充分运用半嵌入的才能和上风——却接洽得较少。这便是为什么 imec 饱读动研发界张开接洽，匡助填补剩余的“空缺”，并在互连技能会议上共享对于多层集成的视力。
imec 互连道路图
Imec 提议巩固引入后续几代半嵌入技能。第一代半嵌入技能揣度将用于 imec A10 或 A7 逻辑技能节点，其中最要津互连的金属间距将达到 18nm（图 2）。届时，GAA 纳米片集成有望成为主流，而 CFET 尚未到位。因此，引入半嵌入技能将是芯片制造商必须支吾的独一紧要变化。
Imec 提议在 M0 中引入减法蚀刻的 Ru，这是沿线中点 (MOL：middle of line) 的第一个局部金属层。第一代居品将继承金属线 AR 2，略高于现在典型的 Cu 线 AR（~1.6）。蛊卦无对抗 Ru 在考究金属间距下的神圣性能，这种方法仍是比 Cu 具有更好的电阻和可靠性。
在第二代中，imec 的主见是将 M0 互连线的 AR 加多到 3，这将进一步镌汰电阻，并将 M0 与无对抗通孔相蛊卦。由于较高的 AR 经常会加多层内电容，因此这一代需要气隙而不是低 k 介电瑕玷填充。除了提供较低的介电常数外，使用气隙还不错幸免“瑕玷填充问题”：以均匀的相貌用电介质填充窄沟槽的挑战。
通过以半嵌入相貌添加通孔和第二层金属层，第三代将结束真是的半嵌入集成，M0 和 M2 局部金属层（BEOL 中最要津的层）。第四代可能会看到更多的半嵌入层。AR 将缓缓加多到 4、5 以致更多 - 具体取决于可行性。当与气隙蛊卦时，揣度最高可达 ~AR=6，与其他选项比拟具有实足的 RC 上风（图 3）。
从长久来看，咱们称之为第五代，imec 设思替代金属将进入半嵌入道路图。琢磨可图案化的二元或三元化合物校园春色小说网，它们在考究的互连间距下具有比单一金属更好的品性因数。
因此，半嵌入工艺不错成为 BEOL 制造的下一个出动点。它具有极佳的价值主张，不仅在电阻、电容和面积摧残方面。实验和模拟还标明，与 Cu 双嵌入决策比拟，它的功耗更低，热性能更好。同期，如上所述的分步调即将允许最大限制地镌汰引入新技能所带来的风险。
结束先进半嵌入工艺
天然第一代和第二代已准备好进入开发阶段，但仍需要进行更多计划来展示和完善下一代半嵌入技能。主要挑战不错归结为多层半嵌入集成、AR 的加多以登科五代新金属的探索。
以下是 imec 计划东谈主员诠释的最新进展。这些扫尾不仅旨在填补剩余的空缺。他们还旨在激发接洽并饱读动其他计划机构补充 imec 的计划——以造福通盘这个词生态系统。
迈向先进互连的多层集成决策如前所述，半嵌入实质上是一种两金属层集成决策，可能可蔓延到多层。但多层决策的工艺优化仍处于起步阶段。结束它们的最好方法是什么？应该使用哪些光刻和蚀刻工艺、硬掩模和抗蚀剂？以及怎样集成一语气后续 BEOL 层极窄互连线的通孔？
为了措置临了一个问题，imec 早些时候建议了绝对自瞄准通孔 (FSAV：fully self-aligned
via) 当作半嵌入的要津构建块。FSAV 确保清亮和通孔（通孔顶部和底部）的正确对皆，这对于结束低通孔到清亮线路至关紧迫。到目下为止，包括 imec 在内的多个计划机构仍是建议了几种 FSAV 集成决策。
在 IITC 2024 上，imec 率先对不同的 FSAV 集成选项进行基准测试（图 4），旨在探索如安在 300 毫米晶圆厂中最好地履行 FSAV 。换句话说：咱们怎样才能通过最好的通孔到线遮掩来闲适主见通孔电阻，同期确保通盘这个词 300 毫米晶圆的低变异性和神圣的可重叠性？
除了传统的单嵌入决策 (FSAV) 来创建通孔（即通过在 SiO2 电介质中蚀刻一个孔然后用金属填充来创建通孔）除外，imec 还探索了两种基于柱的 FSAV 集成决策（即通过径直蚀刻金属层将通孔变成为柱）。这两种变体被称为“搀和柱”（HP-FSAV）和“带有蚀刻住手层的柱”（PE-FSAV）。
三种集成决策在工艺尺度数目、所用的图案化和蚀刻工艺、硬掩模集成和光刻胶类型（举例，允许 EUV 光刻颜色回转以启用营救）方面有所不同。但对于这三种情况，都展示了达到主见通孔电阻和通孔到线遮掩裕度的可行性（图 5）。最权贵的相反与通盘这个词晶圆上结束的电阻均匀性关连。通盘集成决策都提供了实足的通孔光刻和蚀刻工艺窗口。因此，它们与咱们器具供应商目下提供的径直金属蚀刻斥地兼容。imec 的其他计划标明，自瞄准窗口也可用于结束气隙，当清亮 AR 进一步加多时，这将需要络续阐发电容上风。
因此，今天的近况解说，至少有两层半嵌入技能在技能上是可行的。同期，展示的晶圆数目有限。因此，imec 饱读动其他组织补充这一费事，让行业生态系统“决定”最好选拔。
巩固加多半嵌入线的纵横比：分解柔软解粗放。通过进一步加多其 AR，不错连接镌汰 Ru 半嵌入线的电阻。2022 年，imec 初次展示了笔据，解说使用 AR 6 的半嵌入（图 6）如实不错显然擢升 RC 策动，优于较低 AR 决策。不久之后，初步实验标明，高 AR 线也与多层决策兼容。
天然东谈主们对具有扫尾 AR（2 和 3）的互连线的变成了解得比较明晰，但要擢升 AR 并保持神圣的清亮电阻和可靠性，需要掌合手一些技能。事实解说，这险些挑战了每个工艺尺度——包括图案化和蚀刻、清洁和颓势适度。举例，径直金属蚀刻会“袭击” Ru 线的侧壁，导致清亮断裂颓势。而且这种情况会跟着 AR 的加多而恶化。要取得尽可能低的清亮电阻，就需要对高 AR 清亮的变成和可靠性有更基本的了解。
当作第一个紧迫视力，imec 的计划东谈主员发现，用于变成高 AR 金属线的堆栈因素对半嵌入线的电阻有很大影响。清亮断裂颓势被解说是影响堆栈联系斥地性能的主要因素。Imec 通过屡次实验找到了最好堆栈，最初千里积 1nm TiN 以擢升粘附性，然后进行物理气相千里积 (PVD) Ru。与计划中使用的其他因素比拟，该堆栈在通盘这个词金属线高度上提供最低的电阻。其次，该计划初次标明，线颓势受 Ru 金属晶粒的晶粒结构和晶体取向的影响。这些模式参数在很猛进程上取决于用于千里积 Ru 的方法，故意于使用 PVD。
除了潜入了解影响 Ru 线电阻的参数外，imec 最近还建议了一种独有的方法，从电阻和均匀性的角度进一步改善高 AR 线：在两个 Ru 层之间夹一层亚纳米 TiN 或 W 层。与莫得此特殊层的堆栈比拟，这种堆栈在径直金属蚀刻过程中不易受到横向袭击和变成断线。这种“颓势缓解层”的主要刚正是，它简略结束高 AR 和长长度的低颓势线，这对AR>6的 Ru 半嵌入来说是一个有但愿的标的。扫尾在 2024 年 VLSI 研讨会上进行了展示。
实验使命标明，在 24nm 间距以下的清亮上具有神圣的可靠性举止（图 7）。但同期，还需要开展更多使命来优化和蔓延扫尾以达到 18nm 间距，展示与集成气隙的兼容性，并展示实足的时辰联系电介质击穿 (TDDB：time-dependent dielectric breakdown) 和机械可靠性裕度。
先进互连：寻找替代导体。到目下为止，半嵌入集成方面的使命东要皆集在使用 Ru 当作首选导体。几年前，imec 脱手计划是否有其他具有更好远景的金属。搜索界限从元素金属蔓延到二元和三元有序化合物 。在一项有但愿的初步计划之后，寰球多个研发小组脱手秉承这个思法，并加入了寻找候选合金的行列。该社区最近鸠合在 VLSI 2024 专题研讨会上，主题为“用于先进互连的新式金属”。该研讨会由 imec 组织，旨在从工业和学术角度接洽最新技能和将来的计划标的。
由于潜在合金的清单绝顶雄壮，imec 脱手计划时树立了一种独有的方法来筛选和胪列可能的候选材料。详情了两个与 Cu 对比的优值：化合物的内聚能以及体电阻率与载流子平均摆脱程的乘积。从新算模拟揭示了一个候选材料的子列表，举例金属间铝化物，这是进一步实验使命的开头。
如今，全国各地的计划小组都在计划这些候选合金在寂静尺寸时电阻率的阐扬。举例，当金属间铝化物千里积在薄膜中时，薄膜变成过程中波及的颓势机制似乎会影响电阻率举止（图 8）。了解这种联系性将是适度电阻的要津。Imec 还以为，合座和局部因素适度是最小化电阻的紧迫妙技。
一朝找到优化有远景的二元和三元合金电阻的方法，下一步便是将其应用于联系的金属化决策，并措置与半嵌入工艺联系的挑战。Imec 饱读动大学和计划小组和洽探索图案化和蚀刻战略，并制定工艺标的。尽管还有许多使命要作念，但替代金属的计划是一个有出路的门道，而且正在取得稳步进展。仍需要密切和洽，最终将它们引入第五代半嵌入集成。
论断
半嵌入金属化可能成为 BEOL 制造的下一个出动点，目下业界正在接洽在第一个局部互连层中引入减法蚀刻。尽管第一代半嵌入技能目下尚未过问坐蓐，但根据实考笔据，imec 仍是脱手预测新一代半嵌入技能。要点是多层金属和通孔、巩固加多纵横比以及引入新金属。要使这些下一代技能成为现实，需要学术界和工业界的共同极力和更无数据以及强有劲的过问。
半导体极品公众号推选
专注半导体范畴更多原创内容
存眷寰球半导体产业动向与趋势
*免责声明：本文由作家原创。著述内容系作家个东谈主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或营救，若是有任何异议，接待计划半导体行业不雅察。
今天是《半导体行业不雅察》为您共享的第3921内容，接待存眷。
『半导体第一垂直媒体』
好色女教师及时 专科 原创 深度
公众号ID：icbank
心爱咱们的内容就点“在看”共享给小伙伴哦校园春色小说网